Director: Leonardo J. Arnone

Unidad Académica: Facultad de Ingeniería

UNIVERSIDAD NACIONAL
DE MAR DEL PLATA

Secretaría de Ciencia, Tecnología y Coordinación

PROYECTOS DE INVESTIGACIÓN

2022 - 2023

1 - IDENTIFICACIÓN PROYECTO

1. *UNIDAD ACADÉMICA Facultad de Ingeniería Laboratorio de Componentes Electrónicos*

2. DENOMINACIÓN DEL PROYECTO: **Desarrollo de Algoritmos Dedicados en Dispositivos Lógicos Programables Orientados a Sistemas de Comunicaciones**

Palabras claves: Microelectrónica. FPGA. SDR. CR. Caos Discreto. RNS.

3. NACT (OCA u OCS de constitución del NACT) 349/91

4. Área de conocimiento:

- Disciplina: Electrónica
- Especialidad: Microelectrónica

4.1. Tipo de investigación (tildar lo que corresponda)

1. Básica X ☐
2. Aplicada X ☐
3. Desarrollo X ☐

5. Indicar si el proyecto forma parte de un Programa. Especificar Programa: No

6. *FECHA DE INICIACIÓN:* **01 / 01 / 2022** *FECHA DE FINALIZACIÓN (*):* **31 / 12 / 2023**

7. Costo total, fuentes de financiamiento externo (sintéticamente)

El costo total es de $210.000 por año durante dos años, solicitados en esta presentación a la UNMdP (ver cuadro).

PRESUPUESTO Desagregar detalladamente:	Presupuesto total estimado			
	UNMdP		Otras Fuentes	
	1º año	2º año	1º año	2º año
BIENES DE CONSUMO	80.000	80.000		
SERVICIOS NO PERSONALES	50.000	50.000		
EQUIPAMIENTO	80.000	80.000		
COSTO TOTAL	210.000	210.000		

8. Nómina, dedicación y categoría de Incentivos de investigadores y del personal de apoyo (ver hoja aparte).

2.-. DESCRIPCIÓN RESUMIDA DEL PROYECTO (máximo 200 palabras):

En este proyecto se proponen las siguientes líneas de investigación:

1) Utilizando los resultados de los proyectos anteriores, se continuará incursionando en la búsqueda de técnicas que permitan una fácil y eficiente implementación de un sistema de Radio Cognitiva (CR), para transmitir datos de forma inalámbrica, que puedan lograr un aprovechamiento optimo del espectro electromagnético disponible.

2) Se desarrollarán generadores de números pseudoaleatorios basados en el sistema numérico de residuos (RNS) e implementados en hardware. El RNS permite realizar ciertas operaciones aritméticas a mayor velocidad que en aritmética de complemento a dos y le da a los generadores de números aleatorios una dinámica distinta a los tradicionales. La implementación de estos sistemas se realizará mediante lógica programable.

3) Se propone seguir trabajando en el diseño e implementación de generadores de números pseudoaleatorios (PRNGs) mediante la utilización de ecuaciones derivadas de sistemas que presentan comportamiento caótico. Además se seguirá estudiando y diseñando PRNGs de origen aritmético. Mediante la combinación de ambos tipos de PRNGs se pretende mejorar las características estadísticas de los generadores resultantes para su utilización en criptografía de datos y en sistemas de comunicaciones en general.

3. DIRECTOR: adjuntar curriculum
Apellido(s) y Nombre(s): Arnone, Leonardo José
Documento de Identidad (Tipo y Nº): DNI 17.018.623
Institución a la que pertenece: Universidad Nacional de Mar del Plata Categoría de Incentivos: III
Área de conocimiento, disciplinaria o interdisciplinaria: Electrónica

4. CO-DIRECTOR: adjuntar curriculum
Apellido(s) y Nombre(s): Gayoso, Carlos Arturo
Documento de Identidad (Tipo y Nº): DNI 13.551.494
Institución a la que pertenece: Universidad Nacional de Mar del Plata Categoría de Incentivos: II
Área de conocimiento, disciplinaria o interdisciplinaria: Electrónica

5. NÚMERO DE PERSONAS QUE INTERVIENEN EN EL PROYECTO: adjuntar curriculum abreviado de los investigadores (últimos 5 años)

Investigadores formados: 3

Investigadores en formación: 2

Personal de apoyo:

PERSONAL (incluyendo al Director y Co-Director)						
Apellido(s) y nombre(s)	***Cargo y dedicación***	***Categoría de Investigador (Incentivos)***	***Institución***	***Ded.al Proy. hs./sem.***	***Funciones a cumplir***	***FIRMA***
Arnone, Leonardo José	Profesor Titular Exclusiva	III	UNMDP	28	Director	
Gayoso, Carlos Arturo	Profesor Titular Exclusiva	II	UNMDP	28	Codirector	
González, Claudio Marcelo	Profesor Titular Exclusiva	III	UNMDP	28	Investigador	
Rabioglio, Lucas Andrés	Jefe de Trabajos Prácticos Exclusiva		UNMDP	28	Investigador en formación	
Silva, Agustín	Ayudante Graduado - Exclusiva		UNMDP	28	Investigador en formación	

6.TÍTULO DEL PROYECTO EN INGLÉS: Development of dedicated algorithms in programmable logic devices oriented to communication systems

Palabras claves en Inglés: FPGA. CR. Discrete Chaos. RNS.

7. RESUMEN DEL PROYECTO EN INGLÉS (no más de 200 palabras):

The following lines of research are proposed in this project:

1) Using the results of previous projects, we will continue to research techniques that allow an easy and efficient implementation of a Cognitive Radio (CR) system which can achieve optimal use of the spectrum electromagnetic available in order to transmit data wirelessly.

2) Pseudo-random number generators will be developed based on the residual number system (RNS) and then implemented in hardware. The RNS allows certain arithmetic operations to be carried out at a higher speed than in two's complement arithmetic. This feature gives random number generators a different dynamic than traditional ones. In addition, these systems will be implemented using programmable logic.

3) On the other hand, the design and implementation of pseudo-random number generators (PRNGs) through the use of equations derived from systems that present chaotic behavior is proposed together with the study and PRNGsdesign of arithmetic origin. By combining both types of PRNGs, it is intended to improve the statistical characteristics of the resulting generators for their use in data cryptography and in communication systems in general.A quantum algorithm emulator is designed using FPGAs to study their behavior when both simulation in conventional computers and implementation in quantum computers are not possible.

8. AVAL DE LA(s) UNIDAD(es) ACADÉMICA(s)

UNIDAD ACADÉMICA

DESCRIPCIÓN DEL PROYECTO DE INVESTIGACIÓN

SE DESCRIBIRÁ EL PROYECTO DE INVESTIGACIÓN SEGÚN EL SIGUIENTE INSTRUCTIVO, EN NO MÁS DE 6 PÁGINAS TAMAÑO A4, CON INTERLINEADO SIMPLE Y TAMAÑO DE LETRA NO MENOR AL DEL PRESENTE FORMULARIO (TAMAÑO 11).

1. DENOMINACIÓN DEL PROYECTO: **Desarrollo en dispositivos lógicos programables de algoritmos orientados a sistemas de comunicaciones**

2. ORIGEN, ANTECEDENTES DE LA INVESTIGACIÓN, PUBLICACIONES

Los integrantes del Laboratorio de Componentes Electrónicos vienen trabajando en los temas presentados, ya sea por estar incluidos en sus tesis doctorales, ya finalizadas, o como objetivos de proyectos de investigación. Se pretende seguir en esta línea de trabajo, pues el desarrollo de los proyectos y de las tesis mencionadas han abierto nuevos caminos de investigación.

Antecedentes del grupo de trabajo: A comienzos de 1987, el Departamento de Electrónica de nuestra Facultad de Ingeniería decide impulsar el área mediante la creación del Laboratorio de Componentes, encomendándole la responsabilidad de la conducción del grupo al Ing. Jorge Galatro. Los objetivos básicos de este laboratorio son: a) diseño de circuitos integrados dedicados y semidedicados. b) desarrollo de herramientas de CAD (diseño asistido por computadora) para el adecuado cumplimiento del objetivo enunciado en a). c) modelización y simulación de dispositivos electrónicos. d) diseño mediante el uso PLD (dispositivos lógicos programables). Los recursos humanos iniciales para la formación de este laboratorio surgieron de entre los docentes y alumnos que asistieron a las sucesivas versiones del Laboratorio de Microelectrónica de la Escuela Argentino-Brasileña de Informática (EBAI). Es de hacer notar que para el cumplimiento de sus objetivos, este laboratorio opera en forma coordinada con el Centro Nacional de Microelectrónica de Barcelona, España, el Centro de Técnicas Analógicas y Digitales (CETAD_UNLP) y otros grupos de investigación en microelectrónica de Argentina. En este laboratorio se han integrado siete circuitos CMOS digitales.

El objetivo general del presente proyecto es investigar sobre algunos temas relacionados con el diseño y construcción de sistemas digitales. Se pretende trabajar en general sobre las siguientes ideas:

Tendencia al cableado (hardwiring) de algoritmos: aunque un determinado algoritmo se concibe tradicionalmente para su ejecución en un computador, no puede perderse de vista que en muchos casos, su implementación final puede quedar asociada a alguna tecnología VLSI.

La confluencia entre las metodologías hardware-software: Hasta la década de los 80 existía una diferencia clara entre las actividades de programación y desarrollo de circuitos. En la actualidad, la diferencia entre ambas actividades es casi imperceptible: el diseño de circuitos se basa en un ciclo especificación-compilación-verificación, que también incluye conceptos como jerarquía, regularidad, bibliotecas de funciones, etc. Finalmente, hasta el estilo de especificación, tradicionalmente basado en esquemas de puertas e interconexiones ha pasado a lenguajes de alto nivel.

Accesibilidad a soluciones hardware-software: Hasta la aparición de los ASIC´s (Application Specific Integrated Circuits), el diseño de circuitos integrados era una actividad restringida a las grandes compañías de semiconductores. La comercialización de dispositivos de lógica programable popularizó el tema. Actualmente la mayoría de las empresas relacionadas con los sistemas electrónicos disponen de herramientas de diseño automático para una o varias marcas de FPGAs, algunas de las cuales incluso pueden obtenerse gratuitamente a través de Internet. Por lo tanto, no resultará difícil que un graduado en informática o electrónica que trabaje en una compañía de comunicaciones, control automático, etc. pueda tener contacto o incluso llegar a estar involucrado en algún proyecto relacionado con la verificación, especificación e incluso el diseño de componentes VLSI.

Nuevos conceptos (custom computing, hardware-software codesign y evolvable systems): Tal como se ha comentado anteriormente, la línea de separación entre las metodologías de diseño hardware y software es actualmente muy tenue. Pero ésta resulta indistinguible en algunas nuevas líneas de investigación tales como FCCMs (custom computers o computadoras a medida basadas en FPGAs), Codiseño hardware-software o sistemas evolutivos y auto reparables. Las dos primeras son quizá las que reúnen más rotundamente la algorítmica con la arquitectura, mientras que los sistemas evolucionables tienen una componente algorítmica aún mayor.

También el utilizar lógica programable en Radio Cognitiva (*Cognitive Radio*) produce un mejor aprovechamiento de los recursos tecnológicos existente en los enlaces inalámbricos, permitiendo que se pueda lograr un aprovechamiento optimo del espectro electromagnético disponible.

3. HIPÓTESIS: Mejora en cuanto a las prestaciones de algoritmos de software implementado en dispositivos lógicos programables. En particular de circuitos en radio cognitiva. En aritmética de residuos y en generadores de números pseudo aleatorio y caos, con posibilidad de utilización en cifrado de señales.

4. OBJETIVOS:
El objetivo principal de este proyecto es continuar en las líneas de investigación de proyectos anteriores realizados por el grupo de trabajo del Laboratorio de Componentes Electrónicos, es decir el desarrollo de la Microelectrónica, en especial las aplicaciones de circuitos lógicos programables en campo (FPGAs, CPLDs) e introducirse en el diseño de sistemas de radio definida por software orientada al uso de radio cognitiva .

Los objetivos particulares del proyecto están orientados a la investigación y están interrelacionados entre sí tanto por la metodología de su implementación (FPGAs y VHDL) como por su utilidad (radio cognitiva, sistemas caóticos, y aritmética de residuos). A continuación se detallan los objetivos particulares.

4.1. Diseño de Radio Cognitiva
El espectro radioeléctrico se puede considerar un bien escaso, en el cual podemos encontrar que porciones del mismo están reservadas para determinados usos (bandas con licencia asignada a operadores con derechos exclusivos) y otras bandas que son de uso libre por parte de operadores y/o usuarios particulares (bandas no licenciadas), como pueden ser las que utiliza WiFi.

También dentro del espectro con licencia, no es infrecuente encontrar bandas muy congestionadas (como, por ejemplo, las de telefonía móvil celular) en ciertos momentos del día, mientras que bandas contiguas pueden estar completamente infrautilizadas. Si un sistema, en su conjunto, fuese capaz de detectar esta situación y cambiar los parámetros de transmisión para cambiar de banda, no cabe duda del beneficio obtenido, tanto para los operadores, que no verían su red congestionada, como para los usuarios.

La Radio Cognitiva (RC) es una tecnología que permite que el transmisor-receptor de radio de un dispositivo conozca y se adapte a su medio ambiente —espectro electromagnético—, para ser así mucho más eficiente.

La RC puede detectar frecuencias no utilizadas, crear un canal de comunicación para utilizar este espectro y hacerlo de tal manera que no interfiera con los usuarios primarios, que son aquellos que tienen licencia (autorizados) para utilizar estas frecuencias.

Para ello, la radio cognitiva, periódicamente, explora o escanea el espectro radioeléctrico, en busca de "huecos" o "espacios en blanco" (frecuencias no utilizadas). Una vez detectados los huecos espectrales, estos pueden ser utilizados por los usuarios secundarios (sin licencia) para realizar sus emisiones sin interferir a los usuarios con licencia (usuarios primarios).

La tecnología de la radio cognitiva consta de tres componentes esenciales:

(1) Detección del espectro: los usuarios secundarios deben detectar y monitorear el entorno del espectro radioeléctrico, dentro de su rango operativo, para detectar las bandas de frecuencia que no están ocupadas por los usuarios primarios.

(2) Gestión dinámica del espectro: se requieren redes de radio cognitivas para seleccionar dinámicamente las mejores bandas disponibles para las comunicaciones.

(3) Comunicaciones adaptativas: un dispositivo de radio cognitivo puede configurar sus parámetros de transmisión (frecuencia portadora , ancho de banda, potencia de transmisión, etc.) para hacer un mejor uso del espectro disponible en constante cambio, para logra esto se utiliza Radio Definida por Software.

Una Radio Definida por Software (SDR) es un sistema de comunicación en la cual su implementación es a través de software. Esto permite que sus parámetros puedan ser ajustados a distancia y también se puedan modificar sobre la marcha, de tal manera que una misma radio puede funcionar de diferentes formas. Es decir la funcionalidad de la radio es reconfigurable por software.

Como se mencionó anteriormente, la detección del espectro es de gran importancia en las redes de radio cognitivas. Hay dos parámetros asociados con la detección de espectro: probabilidad de detección P_d y probabilidad de falsa alarma P_{fa}. Cuanto mayor sea la probabilidad de detección, mejor estarán protegidos los usuarios primarios, y cuanto menor sea la probabilidad de una falsa alarma, mayores serán las posibilidades de que el canal se pueda reutilizar cuando esté disponible y, por lo tanto, mayor será el rendimiento alcanzable para la red secundaria.

La detección de las señales de los usuarios primarios puede ser muy difícil cuando el ruido que afecta al canal es no gaussiano, como por ejemplo ruido impulsivo, especialmente si el nivel de ruido es especialmente alto, o si la potencia en que transmite el usuario primario es baja.

En un canal, el ruido impulsivo se presenta como ráfagas de ruido de forma "on/off" de corta duración. Ejemplos de este tipo de ruido incluyen el ruido de conmutación eléctrica, el ruido industrial, los rayos atmosféricos, etc.

La interferencia con un usuario primario generalmente se produce cuando la relación señal a ruido (SNR) en el receptor del usuario secundario es muy baja.

Las técnicas más populares para la detección del espectro son la detección basada en un detector de energía, el filtro adaptado, y la detección por cicloestacionariedad. Estos esquemas por lo general, están optimizados bajo el supuesto de que la señal del canal en el cual transmite el usuario primario, sólo se ve afectada por el ruido blanco gaussiano aditivo ("Additive white Gaussian noise" -AWGN). Sin embargo, en la práctica, la señal recibida por el usuario secundario también pueden verse afectada por interferencias y ruidos no gaussianos.

Desafortunadamente, los detectores diseñados para AWGN no funcionan bien en presencia de ruido impulsivo. Los detectores basados en ciclostacionalidad y filtro adaptado, requieren técnicas de detección más complejas cuando se usan en canales no gaussianos. Por este motivo se prefiere utilizar detectores de energía cuando se trabaja con canales no gaussianos.

Para poder utilizar detectores de energía en canales no gaussianos es fundamental poder determinar la probabilidad de detección P_d y probabilidad de falsa alarma P_{fa}. Para lograr esto se requiere una elevada SNR en el receptor secundario y también poder establecer en forma precisa los parámetros que caracterizan el ruido no gaussiano.

Otra consideración a tener en cuenta, es que en los sistemas de comunicaciones digitales empleados por los usuarios primarios o secundarios, una de las causas principales que influyen en el deterioro de la señal recibida es el ruido introducido por el propio canal de comunicaciones.

El conocimiento de los parámetros característicos del canal, produce una notable mejora en la performance del sistema de comunicación empleado. La estimación de los parámetros de la función de densidad de probabilidad del canal (pdf) es de primordial importancia para poder inicializar de forma adecuada los algoritmos de decodificación utilizados para la detección-corrección de errores en el receptor.

Técnicas de control de errores tales como los códigos LDPC (Low Density Parity Check Codes), los Códigos Polares y los Turbo Códigos han demostrado una excelente performance, lo cual los hace idóneos para su implementación en sistemas de Radio Cognitiva. Es de vital importancia que dichos códigos además de una fácil implementación en hardware, permitan la posibilidad de variar sus parámetros, de forma tal de que el sistema pueda ajustarse a los requerimientos del canal de forma eficiente y dinámica.

En los proyectos previos, se demostró que al combinar el algoritmo de encriptamiento AES (Advanced Encryption Standard) con técnicas de control de errores tales como los códigos LDPC (Low-Density Parity-Check Codes) o Turbo Códigos, se obtiene un sistema con muy buena capacidad de privacidad y excelente performance de la tasa de error (BER). En estos esquemas, el nivel de privacidad se puede mejorar notablemente usando procedimientos de permutación de datos de naturaleza pseudoaleatoria en los codificadores y decodificadores.

Se desarrollaron algoritmos que permiten la implementación en lógica programable (FPGA) de decodificadores de códigos LDPC binarios y no binarios (NB-LDPC). Estos decodificadores pueden ser implementados fácilmente en lógica programable debido a que utilizan sólo operaciones de suma-resta y tablas de búsqueda. Pueden trabajar con cualquier tamaño y tipo de matriz de paridad H (incluidas las generadas aleatoriamente, las generadas con una determinada regla de construcción, como las quasicíclicas, sean de tipo sistemático, o no sistemático) y su arquitectura puede ser fácilmente configurada para diferentes tasas de código.

Se desarrolló un decodificador iterativo que utiliza como métrica la distancia Euclideana, en lugar de la clásica probabilidad del dato. También se han logrado mejoras respecto de algoritmos existentes, y los resultados ya han sido publicados, con la co-autoría del Dr. J. Castiñeira Moreira (Laboratorio de Comunicaciones, FI, UNMDP) y el Profesor P. G. Farrell (School of Computing and Communications, Lancaster University, Lancaster, UK).

Se demostró que en los decodificadores que utilizan códigos LDPC y Códigos Polares, funcionando en presencia de ruido impulsivo y de Rayleigh, se logra una significativa mejora en la performance su tasa de error (BER) cuando se los inicializa utilizando la función de densidad de probabilidad (pdf) del canal de ruido que está siendo utilizado. Por tanto, el diseño de un receptor que sea capaz de modificar la forma en que se inicializa su decodificador de acuerdo al canal en el cual está operando, permite una mejora significativa en su desempeño. Es por este motivo que conocer las características del tipo de ruido presente en el canal es indispensable.

Por tanto, se puede inferir que existe un amplio campo de investigación de estimadores de parámetros de ruido y se pretende ahondar en el estudio de otros tipos de estimaciones que permitan obtener resultados más exactos y precisos al mismo tiempo. Posteriormente se pretende desarrollar algoritmos eficientes de estimadores factibles de ser implementados en dispositivos lógicos programables tales como FPGA y CPLD. No obstante, en la actualidad, el sistema de Radio Cognitiva se encuentra en constante desarrollo y día a día surgen nuevos desafíos tecnológicos, lo cual hace que sea un campo de interés sumamente atractivo para su investigación y posterior desarrollo de técnicas que mejoren las ya existentes y posibiliten un mejor aprovechamiento de los recursos disponibles.
Por tanto, utilizando los resultados de los proyectos
anteriores, se seguirá incursionando en la búsqueda de técnicas que permitan una fácil y eficiente implementación de un sistema de Radio Cognitiva, destinado a la transmisión de datos de forma inalámbrica.

4.2 Generadores de Números Pseudo Aleatorios implementados en hardware y realizados en aritmética de residuos.

Algunas consideraciones iniciales:

a) **Tendencia al cableado (hardwiring) de algoritmos:** Uno de los temas distintivos de la informática respecto de otras ingenierías es el estudio profundo de algoritmos. Estos son desarrollados, depurados y verificados mediante programas que corren sobre computadores. Sin embargo, muchos de esos algoritmos son finalmente implementados en versión cableada (harwired) dentro de un bloque de un circuito integrado.

Un ejemplo antiguo es la multiplicación binaria, extraordinariamente costosa en términos de área de silicio; en los primeros microprocesadores esta operación se realizaba mediante rutinas, mientras que en la actualidad los procesadores incluyen una o más de esas unidades en hardware. Otro caso similar ocurre con los protocolos de comunicación; si se analizan las funciones que ofrecen los circuitos integrados estándares más utilizados en esa área (por ejemplo, Lucent o Siemens), se puede observar que cada vez más tareas de la jerarquía de comunicación pasan a formar parte de los chips, liberando de carga al procesador. Finalmente, el mismo proceso se está repitiendo con algoritmos relacionados con codificación de video o criptografía, donde los requerimientos de velocidad apuntan hacia la implementación final en silicio.

En resumen, aunque un determinado algoritmo se concibe tradicionalmente para su ejecución en un computador, no puede perderse de vista que en muchos casos, su implementación final puede quedar asociada a alguna tecnología VLSI.

b) <u>La confluencia entre las metodologías hardware-software:</u> Hasta la década de los 80 existía una diferencia clara entre las actividades de programación y desarrollo de circuitos. Esta última tenía un fuerte componente de trabajo manual y artesanal (dibujar pistas o layouts, unir componentes discretos, etc.). En la actualidad, la diferencia entre ambas actividades es casi imperceptible: el diseño de circuitos se basa en un ciclo especificación-compilación-verificación, que también incluye conceptos como jerarquía, regularidad, bibliotecas de funciones, etc. Finalmente, hasta el estilo de especificación, tradicionalmente basado en esquemas de puertas e interconexiones ha pasado a lenguajes de alto nivel.
Accesibilidad a soluciones hardware-software: Hasta la aparición de los ASIC´s, el diseño de circuitos integrados era una actividad restringida a las grandes compañías de semiconductores. La comercialización de dispositivos de lógica programable popularizó el tema. Actualmente la mayoría de las empresas relacionadas con los sistemas electrónicos disponen de herramientas de diseño automático para una o varias marcas de FPGAs, algunas de las cuales incluso pueden obtenerse gratuitamente a través de Internet. Por lo tanto, no resultará difícil que un graduado en informática o electrónica que trabaje en una compañía de comunicaciones, control automático, etc. pueda tener contacto o incluso llegar a estar involucrado en algún proyecto relacionado con la verificación, especificación e incluso el diseño de componentes VLSI.

c) <u>Nuevos conceptos (custom computing, hardware-software codesign y evolvable systems):</u> Tal como se ha comentado anteriormente, la línea de separación entre las metodologías de diseño hardware y software es actualmente muy tenue. Pero ésta resulta indistinguible en algunas nuevas líneas de investigación tales como FCCMs (custom computers o computadoras a medida basadas en FPGAs), Codiseño hardware-software o sistemas evolutivos y auto reparables. Las dos primeras son quizás las que reúnen más rotundamente la algorítmica con la arquitectura, mientras que los sistemas evolucionables tienen una componente algorítmica aún mayor.

d) **<u>Aritmética de residuos.</u>** Los fabricantes de Dispositivos Lógicos Programables promueven el uso de esta técnica en distintas aplicaciones, incluso poniendo énfasis en la posibilidad de emplearlos en el procesamiento digital de señales. Sin embargo el pobre comportamiento de estos dispositivos en la implementación de circuitos aritméticos es una barrera en la realización de algoritmos y sistemas que requieran alta performance. Para superar esta limitación el RNS (Sistema Numérico de Residuos) se ha convertido en una seria alternativa al empleo de circuitos implementados con aritmética convencional. En efecto, los sumadores basados en aritmética tradicional deben propagar la información de acarreo de un bit a otro, de manera que a medida que el número de éstos aumenta la performance se degrada. El RNS es una técnica eficiente para superar este problema, dado que se trabaja sobre canales independientes sin necesidad de intercambio de información entre ellos. De esta manera los sistemas basados en el RNS están compuestos de una serie de canales pero, cada uno de ellos, con un número reducido de bits. Esta característica lo hace apropiado para la realización de un número importante de aplicaciones en procesamiento digital de señales. De esta manera los algoritmos de multiplicación y suma, muy comunes en DSP, pueden incrementar su velocidad de funcionamiento mediante su implementación en RNS, como se ha demostrado en aplicaciones tales como transformadas discretas, filtrado digital o procesamiento de imágenes.
Sobre este tema se han propuesto una serie de nuevos generadores de números pseudoaleatorios, mismos que han superado los test más estrictos para determinar su aleatoriedad. Del desarrollo de estos generadores han surgido una serie de caminos alternativos de estudio, como por ejemplo, modificar la arquitectura de generadores pseudocaóticos para volverlos generadores pseudoaleatorios, empleando el RNS. Se pretende seguir en esta línea de trabajo.

e) Generadores de Números Pseudo Aleatorios

Mediante la confluencia de los puntos a, b c y d se seguirán desarrollando generadores de números aleatorios basados en el sistema numérico de residuos e implementados en hardware.
En proyectos anteriores se desarrollaron PRNG's (Generadores de números pseudo aleatorios) físicos (basados en sistemas caóticos) y algorítmicos y su análisis por medio de distintas herramientas: medidas de Complejidad Estadística, tests de aleatoriedad, complejidad zipping y exponentes de Hurst.
Se pretende seguir trabajando en nuevos PRNGs basados en sistemas caóticos, se ensayarán nuevas implementaciones de PRNGs con los sistemas caóticos en punto flotante, punto fijo y números naturales, intentando superar las prestaciones logradas anteriormente, sobre todo intentando lograr una longitud del período superior.

También como tema de investigación de la tesis doctoral del Ing. Agustín Silva se está trabajando en el diseño de un emulador de algoritmos cuánticos utilizando FPGA para estudiar el comportamiento de los mismos cuando tanto la simulación en computadoras convencionales como la implementación en computadoras cuánticas no resultan posibles.

5. MÉTODOS Y TÉCNICAS A EMPLEAR:
Las técnicas que se utilizarán para el desarrollo y el logro de los objetivos se basan principalmente en la implementación física de los sistemas en dispositivos de lógica programable, cuya configuración se soporta en lenguajes de descripción de hardware, también en el diseño con microcontroladores y procesamiento digital de señales. Además se trabajará con el sistema NIOS de microcontroladores softcore de Altera y con el DSP Builder.

6. CRONOGRAMA:

ACTIVIDADES	***BIMESTRES***											
	1	2	3	4	5	6	7	8	9	10	11	12
Búsqueda de información sobre los objetivos del proyecto.	X	X	X	X								
Estudio de la información recopilada.	X	X	X	X	X	X	X					
Análisis de nuevas alternativas y posibilidades en cada uno de los objetivos particulares. Teniendo en cuenta los avances reportados en la bibliografía y proponiendo nuevas soluciones.		X	X	X	X	X	X	X				
Estudio de nuevos algoritmos y arquitecturas para la concreción de los objetivos particulares.			X	X	X	X	X	X	X			
Evaluación y difusión de los resultados.									X	X	X	X

7. INFRAESTRUCTURA DISPONIBLE:
- Espacio físico del laboratorio 35 m2. 5 PC´s Última generación
- Impresora Brother HL 2140. Impresora Hewlet Packard CP 1215. Plotter DraftPro Plus Hewlett Packard.
- Profusa bibliografía de microelectrónica, FPGA y VHDL. Instrumental variado.
- Software para desarrollo de lógica programable Quartus II y para simulación digital ModelSim.
- Placas de desarrollo Altera: University Program (dos placas). Cyclone II DE-2. Cyclone Stratix II DSP Development Kit. Cyclone Stratix III Development Kit. Cyclone IV Deo-Nano (dos placas).
- Placa de desarrollo Xilinx Spartan-3 Starter Board
- Placa de desarrollo FTDI-Chip Cyclone II Morph-IC II

8. EVALUACIÓN ANTERIOR:
En el grupo del Laboratorio de Componentes se han desarrollados 18 proyectos de la UNMdP, todos ellos con evaluación satisfactoria. El proyecto 2021-2020 todavía no ha finalizado y el proyecto 2018-2019 fue enviado para su evaluación.

El proyecto 2017-2018 (Implementación de Algoritmos Dedicados en Dispositivos Lógicos Programables) fue evaluado satisfactoriamente.

9. PROYECCIÓN:
El estudio de técnicas que permitan la optimización de las distintas funcionalidades de un sistema de Radio Cognitiva, que posibiliten una fácil y eficiente implementación de sistemas destinado a la transmisión de datos de forma inalámbrica que puedan lograr un aprovechamiento optimo del espectro electromagnético disponible.

El empleo de la aritmética de residuos para la construcción de generadores de números pseudoaletorios permite realizar generadores con una dinámica distinta a la de los procesos empleados en aritmética tradicional. A esto se suma el hecho de que su velocidad de cálculo es muy superior. Esto permite generar secuencias de números pseudoaleatorios para su empleo en aplicaciones muy exigentes como, por ejemplo, criptografía. Es decir se presentan nuevas alternativas con respecto a las utilizadas actualmente.

Los PRNGs basados en caos combinados con los generados por métodos aritméticos se utilizarán como base del sistema de encriptamiento para comunicaciones digitales seguras. Se pretende ofrecer alternativas diferentes a las utilizadas actualmente.

10. COOPERACIÓN INTERINSTITUCIONAL: Se sigue trabajando con:
10.1 ONG Ho.M.A.B. , existiendo un convenio de colaboración firmado entre la Facultad (a través del Laboratorio de Componentes Electrónicos) y dicha entidad. Datos de la Institución :
Personería Jurídica : Nº 15396 - Entidad de Bien Público Nº 0516. Declarada de Interés municipal por el Honorable Concejo Deliberante de General Pueyrredón. Sus principales objetivos son colaborar a que las personas con discapacidad, favorecer la integración laboral de las personas con discapacidad motora y/o sensorial y/o mental leve y la creación, desarrollo y supervisión de Talleres Protegidos de Producción
10.2 Se participa en el proyecto Iberchip. Proyecto conjunto entre varios centros de investigación, institutos y universidades de Iberoamérica y España, dirigido por el Centro Nacional de Microelectrónica de Barcelona, España. Este instituto organiza, entre otras cosas, programas multiusuario, haciendo de puente con la empresa ESII de Francia para la fabricación de circuitos integrados y prestando sus instalaciones para el testeo final de los chips fabricados. El proyecto Iberchip, se realiza con fondos de la comunidad económica europea.
10.3 Universidad Autónoma de Madrid. Se trabaja en cooperación con el Dr. Eduardo Boemo de la UAM en los temas de interés de este proyecto.
10.4 CELPA 2 Atlántico, Estación Receptora Mar Chiquita. Se trabaja en conjunto con el Ing. Jorge Marquez para en el marco del proyecto de la Fuerza Aérea Argentina para la construcción de un VENO.
10.5 Se trabaja con la ONG Hazmereír. Esta institución colabora con el aporte de fondos para la construcción de dispositivos de accesibilidad informática para discapacitados.

11. FORMACIÓN DE RECURSOS HUMANOS: Indicar los proyectos de becas de investigación o de tesis de grado y de postgrado vinculados directamente al desarrollo del proyecto:

Denominación de la Tesis: Sistemas de Radio Cognitiva
Nombre y Apellido. Lucas Andrés Rabioglio
Doctorado en Ingeniería, opción Electrónica

12. ASPECTO ÉTICO

- ¿Usted considera que la propuesta o plan de trabajo además de ser evaluado desde el punto de vista académico debe ser analizado desde el punto de vista ético o de seguridad?

  Marque con una X, según corresponda:

SI		NO	X

- ¿La propuesta comprende algunos de los objetos y usos identificados en la investigación humana?

	SI	NO
Estudios farmacológicos y tecnológicos:		X

Estudios clínicos, quirúrgicos y básicos:		X
Estudios epidemiológicos, sociales y psicológicos:		X
Uso del equipamiento médico:		X
Uso del equipamiento de diagnóstico por imágenes y de radiación:		X
Uso de historias clínicas:		X
Uso de muestras biológicas:		X
Estudios de comunicaciones aborígenes: (ver Ley 25.517)		X

CUADRO CORRESPONDIENTE AL ÍTEM 2 DE LA DESCRIPCIÓN DETALLADA

Producción 2017-2018-2019-2020-2021 de los integrantes del proyecto relacionada con la temática del proyecto (últimos 5 años)

Publicaciones en revistas con referato que figuren en el Science Citation Index

Título: Fast and Efficient FPGA Implementation of Polar Codes and SoC Test Bench.
Autores: Federico G. Krasser, Mónica C. Liberatori, Leonardo Coppolillo, Leonardo Arnone and Jorge Castiñeira Moreira
Fuente: Elsevier , Microprocessors and Microsystems, Volume 84, July 2021, 104264
ISSN 0141-9331,
DOI: https://doi.org/10.1016/j.micpro.2021.104264.

Título: FlowHDL, Lenguaje de Programación Visual para el Diseño Digital de Lógica Programable.
Autores: Anibal Fernando Antonelli, Carlos Arturo Gayoso.
Fuente: Revista Elektron. Vol 5, No 1 (2021).
DOI: https://doi.org/10.37537/rev.elektron.5.1.113.2021

Título: Non-Statistical Euclidean-Distance Siso Decoding of Error-Correcting Codes Over Gaussian and Other Channels.
Autores: Mónica C. Liberatori, Leonardo J. Arnone, Jorge Castiñeira Moreira and Patrick G. Farrell
Fuente: International Journal of Computer Science, Engineering and Applications (IJCSEA) Vol. 9, No.4/5, October 2. 2019
Editorial: Manish Kumar Anand, Salesforce (R&D Analytics), USA
DOI :10.5121/ijcsea.2019.9502 ISSN: 2230-9616

Publicaciones en revistas con referato que no figuren en el Science Citation Index

Libros (Incluir: Autor/es, Título, Editor, Tipo de Edición, Año de edición, Código de ISSN/ISBN, Lugar de edición, Fecha de edición, N° Reg. Propiedad Intelectual, Titular del Registro)

Capítulos de libros (Incluir: Autor/es, Título, Capítulos, Editor, Tipo de Edición, Año de edición, Código de ISSN/ISBN, Lugar de edición, Fecha de edición)

Título: Implementación en FPGAs de PRNGs basados en caos.
Autores: Claudio M. González, Miguel R. Rabini, Carlos A. Gayoso y Leonardo J. Arnone
Fuente: Congreso Argentino de Sistemas Embebidos 2016 (CASE 2016)
Fecha y lugar de Edición: 10 al 12 de agosto de 2016. Facultad de Ingeniería UBA
ISBN: 978-987-45523-8-9. **Páginas:** 43-46. Artíc. Nro. 7

Título: FPGA implementation of a low complexity decoder for LDPC codes over impulsive noise channels.
Autores: L. J. Arnone, C. A. Gayoso, C. M .González, M. R. Rabini y J. Castiñeira Moreira.

Fuente: Congreso Argentino de Sistemas Embebidos 2017 (CASE 2017)
Fecha y lugar de Edición: 9 al 11 de agosto de 2017. Facultad de Ingeniería UBA
ISBN: 978-987-46297-3-9 **Páginas:** 155-159

Título: Signal Amplitude Limiter based Soft Distance Decoding Algorithm for Polar Codes over Impulsive Noise Channels.
Autores Leonardo Arnone, Monica Liberatori, Lucas Rabioglio, Carlos Gayoso, Jorge Castiñeira Moreira and Patrick Farrell
Fuente: XVII Reunión de trabajo en Procesamiento de la Información y Control (RPIC2017)
Fecha y lugar de Edición: 20 al 22 de septiembre de 2017. Facultad de Ingeniería. Universidad Nacional de Mar del Plata -ICYTE
ISBN: 978-987-544-754-7. **DOI:** 10.23919/RPIC.2017.8211634

Título: Channel Characteristics Dependence of the Performance of Decoding Algorithms for Efficient Error-Control Codes.
Autores Monica Liberatori, Leonardo Coppolillo, Leonardo Arnone, David Petruzzi, Jorge Castiñeira Moreira and Patrick Farrell.
Fuente: XVII Reunión de trabajo en Procesamiento de la Información y Control (RPIC2017)
Fecha y lugar de Edición: 20 al 22 de septiembre de 2017. Facultad de Ingeniería. Universidad Nacional de Mar del Plata -ICYTE
ISBN: 978-987-544-754-7. **DOI:** 10.23919/RPIC.2017.8211635

Título: List CRC-aided Decoding of Polar Codes over Local Area Networks.
Autores Mónica Liberatori, Leonardo Coppolillo, Leonardo Arnone and Jorge Castiñeira.
Fuente: XVII Reunión de trabajo en Procesamiento de la Información y Control (RPIC2017)
Fecha y lugar de Edición: 20 al 22 de septiembre de 2017. Facultad de Ingeniería. Universidad Nacional de Mar del Plata-ICYTE
ISBN: 978-987-544-754-7. **DOI:** 10.23919/RPIC.2017.8211637

Título: Técnica para la identificación animal de la especie Melanophiniscus a través de Procesamiento Digital de Imágenes.
Autores Anibal Antonelli, Ezequiel Fernandez Vera, José María Massa.
Fuente: XVII Reunión de trabajo en Procesamiento de la Información y Control (RPIC2017)
Fecha y lugar de Edición: 20 al 22 de septiembre de 2017. Facultad de Ingeniería. Universidad Nacional de Mar del Plata-ICYTE
ISBN: 978-987-544-754-7.

Título: Diseño y Construcción de Placas Didácticas para Lógica Programable.
Autores: Lucas A. Rabioglio, Leonardo J. Arnone, Claudio M. González, Miguel R. Rabini y Carlos A. Gayoso
Fuente: VIII Congreso de Microelectrónica Aplicada 2017
Fecha y lugar de Edición: 11 al 13 de octubre de 2017. Facultad de Ciencias Exactas, Físicas y Naturales. Universidad Nacional de Córdoba.
ISBN: en trámite

Título: Implementación en FPGAs de mapas cuadráticos 2D con comportamiento caótico.
Autores: Claudio M. González, Miguel R. Rabini, Carlos A. Gayoso y Leonardo J. Arnone
Fuente: VIII Congreso de Microelectrónica Aplicada 2017
Fecha y lugar de Edición: 11 al 13 de octubre de 2017. Facultad de Ciencias Exactas, Físicas y Naturales. Universidad Nacional de Córdoba.
ISBN: en trámite

Título: Robot Seguidor de Línea Implementado en FPGA como Recurso Didáctico en la Universidad.
Autores: Lucas A. Rabioglio, Leonardo J. Arnone, Claudio M. González y Carlos A. Gayoso
Fuente: IX Congreso de Microelectrónica Aplicada 2018

Fecha y lugar de Edición: 9 al 10 de octubre de 2018. Facultad de Tecnología y Ciencias Aplicadas. Universidad Nacional de Catamarca.
ISBN: en trámite

Título: Estimation strategies for channel side information applied to the decoding of LDPC codes over impulsive noise channels.
Autores Leonardo Arnone, Mónica Liberatori, Lucas Rabioglio and Jorge Castiñeira Moreira.
Fuente: XVIII Reunión de trabajo en Procesamiento de la Información y Control (RPIC2019)
Fecha y lugar de Edición: 18 al 20 de septiembre de 2019. Universidad Nacional del Sur
pp. 1-6, doi: 10.1109/RPIC.2019.8882153

Título: Merged Processing Element for Polar Code Decoder
Autores Federico Krasser, Monica Liberatori, Leonardo Coppolillo, Leonardo Arnone and Jorge Castiñeira Moreira
Fuente: XVIII Reunión de trabajo en Procesamiento de la Información y Control (RPIC2019)
Fecha y lugar de Edición: 18 al 20 de septiembre de 2019. Universidad Nacional del Sur
pp. 13-18, doi: 10.1109/RPIC.2019.8882149

Título: A general construction method for Pseudo-Random Number Generators based on the Residue Number System.
Autores Carlos Arturo Gayoso, Leonardo Arnone and Jorge Castiñeira Moreira
Fuente: XVIII Reunión de trabajo en Procesamiento de la Información y Control (RPIC2019)
Fecha y lugar de Edición: 18 al 20 de septiembre de 2019. Universidad Nacional del Sur
pp. 25-30, doi: 10.1109/RPIC.2019.8882147

Título: Implementación en FPGAs de sistemas caóticos unidimensionales.
Autores: Claudio González, Leonardo Arnone, Miguel Rabini and Gayoso Carlos
Fuente: X Congreso de Microelectrónica Aplicada 2019
Fecha y lugar de Edición: 25 al 27 de septiembre de 2019 Universidad Nacional de San Martín.
ISBN: en trámite

Título: Two new alternatives for a general method of construction of PRNGs based on the Residue System Number.
Autores: Carlos Arturo Gayoso, Leonardo Arnone, Jorge Castiñeira Moreira
Fuente: : IEEE Argencon 2020 V Congreso Bienal de la la Sección Argentina de la IEEE
Fecha y lugar de Edición:1 al 4 de diciembre de 2020.
Electronic ISBN:978-1-7281-5957-7
DOI: 10.1109/ARGENCON49523.2020.9505509

Título: FlowHDL, Lenguaje de Programación Visual para el Diseño Digital de Lógica Programable.
Autores: Anibal Fernando Antonelli, Carlos Arturo Gayoso.
Fuente: Congreso Argentino de Sistemas Embebidos CASE 2020.
Fecha y lugar de Edición: Sede Virtual. 24 al 26 de agosto de 2020.
ISBN: 978-987-46297-7-7. Archivo Digital. Pag 76-78.

Título: Efficient SoC FPGA implementation of Hopfield Neural Network for solving the Shortest Path Problem.
Autores: Agustín Silva y Claudio González.
Fuente: Congreso Argentino de Sistemas Embebidos CASE 2021.
Fecha y lugar de Edición: Sede Virtual. 1 y 2 de noviembre de 2021.
Enviado para su evaluación

Título: Estimador de parámetros de ruido de Middleton de Clase A.
Autores: Lucas A. Rabioglio, María C. Cebedio, Jorge Castiñeira Moreira, y Leonardo J. Arnone
Fuente: Congreso Argentino de Sistemas Embebidos CASE 2021.

Fecha y lugar de Edición: Sede Virtual. 1 y 2 de noviembre de 2021.
Enviado para su evaluación

Título: Estimador de parámetros de ruido de Clase A de Middleton, a partir de métodos de minimización.
Autores: Lucas A. Rabioglio, María C. Cebedio, Jorge Castiñeira Moreira, y Leonardo J. Arnone
Fuente: XIX Reunión de trabajo en Procesamiento de la Información y Control (RPIC2021).
Fecha y lugar de Edición: Instituto de Automática de la Universidad Nacional de San Juan (UNSJ-CONICET). 3 al 5 de noviembre de 2021.
Enviado para su evaluación

Presentaciones a Reuniones Científicas

Nacionales

Evento: VIII Congreso de Microelectrónica Aplicada 2017
Presentación: Diseño y Construcción de Placas Didácticas para Lógica Programable
Alcance geográfico: Nacional
Fecha: 11/10/2017 al 13/10/2017
País: Argentina
Lugar de edición: Ciudad de Córdoba
Área de conocimiento: Electrónica
Autores: Lucas A. Rabioglio, Leonardo J. Arnone, Claudio M. González, Miguel R. Rabini y Carlos A. Gayoso
Tipo de evento: Congreso
Institución organizadora: Universidad Nacional de Córdoba, Facultad de Ciencias Exactas, Físicas y Naturales
Tipo de participación: Autor
Publicado como artículo completo en actas. Año de evaluación: 2017
Editor: Universidad Nacional de Córdoba
Año de edición: 2017 **ISBN** :
Páginas: 4 páginas. Soporte informático, artíc. Nro.
Ciudad: Córdoba

Evento: VIII Congreso de Microelectrónica Aplicada 2017
Presentación: Implementación en FPGAs de mapas cuadráticos
2D con comportamiento caótico
Alcance geográfico: Nacional
Fecha: 11/10/2017 al 13/10/2017
País: Argentina
Lugar de edición: Ciudad de Córdoba
Área de conocimiento: Electrónica
Autores: Claudio M. González, Miguel R. Rabini, Carlos A. Gayoso y Leonardo J. Arnone
Tipo de evento: Congreso
Institución organizadora: Universidad Nacional de Córdoba, Facultad de Ciencias Exactas, Físicas y Naturales
Tipo de participación: Autor
Publicado como artículo completo en actas. Año de evaluación: 2017
Editor: Universidad Nacional de Córdoba
Año de edición: 2017 **ISBN** :
Páginas: 4 páginas. Soporte informático, artíc. Nro. 6.
Ciudad: Córdoba

Evento: IX Congreso de Microelectrónica Aplicada 2018
Presentación: Robot Seguidor de Línea Implementado en FPGA como Recurso Didáctico en la Universidad
Alcance geográfico: Nacional
Fecha: 09/10/2018 al 10/10/2018
País: Argentina
Lugar de edición: San Fernando del Valle de Catamarca
Área de conocimiento: Electrónica
Autores: Lucas A. Rabioglio, Leonardo J. Arnone, Claudio M. González y Carlos A. Gayoso
Tipo de evento: Congreso
Institución organizadora: Universidad Nacional de Catamarca, Facultad de Tecnología y Ciencias Aplicadas
Tipo de participación: Autor
Publicado como artículo completo en actas. Año de evaluación: 2018
Editor: Universidad Nacional de Catamarca
Año de edición: 2018 **ISBN** :
Páginas: 6 páginas. Soporte informático, artíc. Nro.
Ciudad: Catamarca

Evento: X Congreso de Microelectrónica Aplicada 2019
Presentación: Implementación en FPGAs de sistemas caóticos unidimensionales.
Alcance geográfico: Nacional
Fecha: 25/9/2019 al 27/9/2019
País: Argentina
Lugar de edición: San Martín
Área de conocimiento: Electrónica
Autores: Claudio González, Leonardo Arnone, Miguel Rabini and Gayoso Carlos
Tipo de evento: Congreso
Institución organizadora: Universidad Nacional de San Martín
Tipo de participación: Autor
Publicado como artículo completo en actas. Año de evaluación: 2019
Editor: Universidad Nacional de San Martín
Año de edición: 2019 **ISBN** : en trámite
Ciudad: San Martín

Internacionales

Evento: Congreso Argentino de Sistemas Embebidos 2016 (CASE 2016)
Presentación: Implementación en FPGAs de PRNGs basados en caos.
Alcance geográfico: Internacional
Fecha; 10/08/2016 al 12/08/2016
País: Argentina
Lugar de edición: Buenos Aires Cap.
Área de conocimiento: Electrónica
Autores: Claudio M. González, Miguel R. Rabini, Carlos A. Gayoso y Leonardo J. Arnone
Tipo de evento: Congreso
Institución organizadora: Facultad de Ingeniería. UBA
Tipo de participación: Presentación oral: Claudio González. Presentación Poster: Miguel Rabini.
Publicado como artículo completo en actas. Año de evaluación: 2016
Editor: Antonelli, Maximiliano; Brengi, Diego; De Micco, Luciana; García Inza, Mariano; Lipovetzky, José; Lutenberg, Ariel
Año de edición: 2016 **ISBN**: 978-987-45523-8-9 **Páginas:** 43-46
Ciudad: Capital Federal

Evento: Congreso Argentino de Sistemas Embebidos 2017 (CASE 2017)
Presentación: FPGA implementation of a low complexity decoder for LDPC codes over impulsive noise channels.
Alcance geográfico: Internacional
Fecha; 9/08/2017 al 11/08/2017
País: Argentina
Lugar de edición: Buenos Aires Cap.
Área de conocimiento: Electrónica
Autores: L. J. Arnone, C. A. Gayoso, C. M .González, M. R. Rabini y J. Castiñeira Moreira
Tipo de evento: Congreso
Institución organizadora: Facultad de Ingeniería. UBA
Tipo de participación: Autor
Publicado como artículo completo en actas. Año de evaluación: 2017**Editor:** Antonelli, Maximiliano; Brengi, Diego; De Micco, Luciana; García Inza, Mariano; Lipovetzky, José; Lutenberg, Ariel
Año de edición: 2017 **ISBN**: 978-987-46297-3-9 **Páginas:** 155-159
Ciudad: Capital Federal

Evento: XVII Reunión de trabajo en Procesamiento de la Información y Control (RPIC 2017)
Presentación: Técnica para la identificación animal de la especie Melanophiniscus a través de Procesamiento Digital de Imágenes
Alcance geográfico: Internacional
Fecha: 20/9/2017 al 22/9/2017
País: Argentina
Lugar de edición: Ciudad de Mar del Plata
Área de conocimiento: Informática
Autores: Anibal Antonelli, Ezequiel Fernandez Vera, José María Massa
Tipo de evento: Congreso
Institución organizadora: Universidad Nacional de Mar del Plata, Faclutad de Ingeniería.
Tipo de participación: Autor
Publicado como artículo completo en actas. Año de evaluación: 2017
Año de edición: 2017
ISBN: 978-987-544-754-7

Evento: XVII Reunión de trabajo en Procesamiento de la Información y Control (RPIC 2017)
Presentación: Signal Amplitude Limiter based Soft Distance Decoding Algorithm for Polar Codes over Impulsive Noise Channels
Alcance geográfico: Internacionall
Fecha: 20/9/2017 al 22/9/2017
País: Argentina
Lugar de edición: Ciudad de Mar del Plata
Área de conocimiento: Informática
Autores: Leonardo Arnone, Monica Liberatori, Lucas Rabioglio, Carlos Gayoso, Jorge Castiñeira Moreira and Patrick Farrell
Tipo de evento: Congreso
Institución organizadora: Universidad Nacional de Mar del Plata, Faclutad de Ingeniería- ICYTE
Tipo de participación: Autor
Publicado como artículo completo en actas. Año de evaluación: 2017
Año de edición: 2017
ISBN: 978-987-544-754-7

Evento: XVIII Reunión de trabajo en Procesamiento de la Información y Control (RPIC 2019)
Presentación: Estimation strategies for channel side information applied to the decoding of LDPC codes over impulsive noise channels.
Alcance geográfico: Internacionall

Fecha: 18/9/2019 al 20/9/2019
País: Argentina
Lugar de edición: Ciudad de Bahía Blanca
Área de conocimiento: Informática
Autores: Leonardo Arnone, Mónica Liberatori, Lucas Rabioglio and Jorge Castiñeira Moreira.
Tipo de evento: Congreso
Institución organizadora: Universidad Nacional del Sur
Tipo de participación: Autor
Publicado como artículo completo en actas. Año de evaluación: 2019
Año de edición: 2019, doi: 10.1109/RPIC.2019.8882153.

Evento: XVIII Reunión de trabajo en Procesamiento de la Información y Control (RPIC 2019)
Presentación: Merged Processing Element for Polar Code Decoder
Alcance geográfico: Internacionall
Fecha: 18/9/2019 al 20/9/2019
País: Argentina
Lugar de edición: Ciudad de Bahía Blanca
Área de conocimiento: Informática
Autores: Federico Krasser, Monica Liberatori, Leonardo Coppolillo, Leonardo Arnone and Jorge Castiñeira Moreira
Tipo de evento: Congreso
Institución organizadora: Universidad Nacional del Sur
Tipo de participación: Autor
Publicado como artículo completo en actas. Año de evaluación: 2019
Año de edición: 2019, doi: 10.1109/RPIC.2019.8882149

Evento: XVIII Reunión de trabajo en Procesamiento de la Información y Control (RPIC 2019)
Presentación: A general construction method for Pseudo-Random Number Generators based on the Residue Number System.
Alcance geográfico: Internacionall
Fecha: 18/9/2019 al 20/9/2019
País: Argentina
Lugar de edición: Ciudad de Bahía Blanca
Área de conocimiento: Informática
Autores: Carlos Arturo Gayoso, Leonardo Arnone and Jorge Castiñeira Moreira
Tipo de evento: Congreso
Institución organizadora: Universidad Nacional del Sur
Tipo de participación: Autor
Publicado como artículo completo en actas. Año de evaluación: 2019
Año de edición: 2019, doi: 10.1109/ RPIC.2019.8882147

Evento: Congreso Argentino de Sistemas Embebidos 2020
Presentación: FlowHDL, lenguaje de programación visual para el diseño digital de lógica programable
Alcance geográfico: Internacional
Fecha: 25/8/20
País: Argentina
Lugar de edición: Ciudad de Buenos Aires.
Área de conocimiento: Electrónica e informática
Autores: Anibal Fernando Antonelli and Carlos Arturo Gayoso
Tipo de evento: Congreso
Institución organizadora: Universidad Nacional de Buenos Aires.
Tipo de participación: Autor
Publicado como artículo completo en actas. Año de evaluación: 2020
Año de edición: 2020
ISBN: 978-987-46297-7-7. Archivo Digital. Pag 76-78

Evento: IEEEArgencon 2020 V Congreso Bienal de la la Sección Argentina de la IEEE
Presentación: Two new alternatives for a general method of construction of PRNGs based on the Residue Number System
Alcance geográfico: Internacionall
Fecha: 3/12/20
País: Argentina
Lugar de edición: Ciudad de Resistencia, Chaco
Área de conocimiento: Electrónica e informática
Autores: Carlos Arturo Gayoso, Leonardo Arnone, Jorge Castiñeira Moreira
Tipo de evento: Congreso
Institución organizadora: Universidad Tecnológica Nacional, Regional Resistencia.
Tipo de participación: Autor
Publicado como artículo completo en actas. Año de evaluación: 2020
Año de edición: 2020
DOI: 10.1109/ARGENCON49523.2020.9505509
.

APORTES AL PLAN DE INVESTIGACIÓN

"Desarrollo de algoritmos en dispositivos lógicos programables Orientado a sistemas de comunicaciones"

Aspirante: Mariano Morel
Director del Proyecto: Leonardo Arnone
Laboratorio de Componentes
Depto. de Electrónica y Computación
Facultad de Ingeniería
UNMDP

PRESENTACIÓN DEL POSTULANTE

Mi nombre es Mariano Morel y soy ingeniero electrónico recientemente recibido. Mi proyecto final se denominó Diseño e implementación de generador de señal BPSK con parámetros regulables.

Los dos motivos personales para esta postulación, se basan en continuar con lo hecho en el proyecto final, profundizando el conocimiento sobre implementaciones digitales y el uso de FPGAs. Por otra parte, generar un cambio de rubro laboral, ya que mi trabajo actual no está directamente ligado a la actividad ingenieril.

Es de mencionar que el proyecto final, también fue presentado en la ciudad de La Plata en el Congreso Argentino de Sistemas Embebidos 2022, como proyecto destacado. En este trabajo se diseñó e implementó un generador de señal modulada en fase. El circuito se implementó mediante una FPGA (Field Programmable Gate Array) y un conversor digital analógico (DAC). El sistema desarrollado permite recibir los datos a través de una entrada externa o los genera en forma interna mediante un generador de números pseudo aleatorios (PRNG). El diseño permite variar en un gran rango la cantidad de ciclos de portadora por dato y la frecuencia de portadora, así como la potencia de salida. El circuito utiliza una mínima cantidad de recursos de la FPGA gracias a la implementación de la portadora mediante el almacenamiento de un cuarto de ciclo y su correspondiente lógica de lectura.

A priori, me encuentro con el interés en realizar la carrera de posgrado, teniendo en cuenta el proceso de adaptabilidad a la nueva rutina laboral a lo largo de los meses, intentando estar a la altura de las circunstancias de las funciones diarias asignadas.

Dos aptitudes personales a destacar, son las ganas de aprender y resolver situaciones, intentando lograr simplicidad y funcionalidad, aunque el problema se torne complejo. Por otra parte, la capacidad de poder trasmitir en lenguaje simple conceptos teóricos en tareas referidas a la docencia, el cual considero tener vocación. Tendré por otra parte un gran desafió trabajar en equipo, convencido que será totalmente enriquecedor respecto a mi capacitación, pero a su vez potenciando este aspecto para poder volcarlo en las tareas laborales generando sinergia con todo el equipo de trabajo.

Como expectativa, espero poder representar del mejor modo a la profesión de ingeniero, como así también a la facultad y la universidad, así como lo hacen día a día tantos profesionales de esta institución con gran compromiso y dedicación. Por otra parte, con el tiempo ser reflejo e inspiración de aquellos que recién comienzan y de aquellos que serán a corto plazo colegas, a través de la función docente.

Competencias para la investigación

1. Competencias Genéricas:
• Capacidad para trabajar en equipo.
• Aprendizaje continuo.
• Criterio de selección de prioridades
• Pro-actividad y adaptabilidad.
• Buena predisposición ante el error
• Compromiso con el proyecto.
• Espíritu emprendedor.
• Respeto.

2. Competencias Específicas:
• Manejo de programas de cálculo privados (Matlab).
• Manejo de programas de simulación de circuitos electrónicos (LTSpice).
• Conocimientos de lenguaje VHDL. Aplicaciones en FPGA.
• Manejo de software de diseño gráfico. (Corel)
• Manejo de instrumental de laboratorio.
• Conocimientos de lenguajes Javascript y Ruby

• Conocimientos en Arduino

PLAN DE INVESTIGACIÓN

"Desarrollo de algoritmos en dispositivos lógicos programables orientado a Sistemas de comunicaciones"

APORTES INDIVIDUALES

Bajo la denominación del proyecto "Desarrollo de algoritmos en dispositivos lógicos programables orientado a sistemas de comunicaciones" y sus objetivos mencionados ut-supra, menciono a continuación un resumen del trabajo de investigación desarrollado hasta el momento por el LC, al que se le dará continuidad y que sienta bases para futuros desarrollos, como así también mi experiencia hasta el momento que servirá como aporte del mismo.

El proyecto prevé hacer exploración de técnicas que faciliten la implementación de un sistema de Radio Cognitiva, para transmitir datos de forma inalámbrica, por otra parte, el desarrollo e implementación generadores de números pseudoaleatorios basados en el RNS usando lógica programable, y por último trabajar con el diseño e implementación de generadores de números pseudoaleatorios (PRNGs) en sistemas caóticos y aquellos PRNGs de origen aritmético.

En esta línea, el generador diseñado e implementado en mi proyecto final se relaciona directamente con el objetivo general de este proyecto y el aporte que puedo generar: trabajar en el desarrollo de aplicaciones de circuitos lógicos programables en campo (FPGAs, CPLDs) e introducirse en el diseño de sistemas de radio definida por software orientada al uso de radio cognitiva. El diseño e implementación de mi proyecto, tiene como finalidad ser usado como señal de prueba para potencialmente poder sensar los canales ociosos del espectro electromagnético disponible, a partir de una señal modulada en fase. Esto fue implementado en FPGA, mediante lenguaje VHDL. Así mismo este generador utilizó como señal modulante, un PRNG del tipo LFSR.

Con la experiencia adquirida en el trabajo final, el cual adjunto, considero que puedo dar continuidad al proyecto en cuestión y cumplir con los objetivos en general.